![](https://static.youtibao.com/asksite/comm/h5/images/m_q_title.png)
[主观题]
当存储器的读出时间大于CPU所要求的时间时,为保证CPU与存储器时序的正确配合,需利用______信号,
使CPU插入一个等待周期。
查看答案
![](https://static.youtibao.com/asksite/comm/h5/images/solist_ts.png)
A.读出时间与写入时间之和称为存取时间
B.读出时间现[现入时间统称为存取时间
C.存取时间就是读出时间
D.存取时间就是写入时间
A.CPU的通用寄存器
B.8237A中的读写缓冲器
C.8237A的暂存器
D.8237A中的现行字节寄存器
A.对于δ小于0情况,时钟偏差为负值降低了的抗竞争能力
B.当δ大于0时,时钟布线和数据通路方向一致,有利于时钟周期,却不利于保持时间
C.对于δ小于0情况,时钟布线和数据通路方向相反,不利于时钟周期,在一定程度上却有利于保持时间
D.时钟偏差具有改善电路性能的可能,电路可靠工作所要求的最小时钟周期随时钟偏差的增加而减小
从下面的叙述中选出一条正确的叙述:()
A.操作系统的一个重要概念是进程,不同进程所执行的代码也不同。
B.操作系统通过PCB来控制和管理进程,用户进程可从PCB中读出与本身运行状态相关的信息。
C.当进程由执行状态变为就绪状态时,CPU现场信息必须被保存在PCB中。
D.当进程申请CPU得不到满足时,它将处于阻塞状态。
E.进程是可与其它程序并发执行的程序在一个数据集合上的运行过程,所以程序段是进程存在的唯一标志。
A.当关键路线时间小于项目规划时间的要求时,必须采取一定方法进行网络图的优化
B.当关键路线时间大于项目规划时间的要求时,可以考虑适当调整项目规划时间
C.当关键路线时间小于项目规划时间的要求时,必须改变项目规划时间的要求
D.项目的网络图根据WBS分解图绘制