图5.21表示一个时序状态机的状态转换图.该状态机有四个状态,在时钟作用下,状态
机在四个状态之间轮流转换.状态机的状态由A、B两个寄存器(触发器)定义:当A=0,B=1时,输出信号Y=0;其余A、B组合情况下,输出Y均为1.
用ISP器件设计该时序状态机,写出VHDL源文件.
如图P5.16(b)所示。设触发器的初始状态均为Q=0。
画出图P5.10(a)中边沿触发D触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入端D的电压波形如图P5.10(b)所示。设触发器的初始状态为Q=0。
写出图P5.20(a)电路中触发器次态Q'与现态Q和A、B之间关系的逻辑函数式,并画出在图P5.20(b)给定的输入电压波形下触发器输出的电压波形。设触发器的初始状态为Q=0。