题目内容
（请给出正确答案）
用VHDL语言描述带同步置位/复位端的D触发器(如图3-5所示，真值表如表3-3所示)的逻辑功能。
| 表3-3 带同步置位/复位端的D触发器的真值表 | |||||
| S | R | D | CLK | Q | Q' |
| 0 1 1 1 1 | 1 0 1 1 1 | × × × 0 1 | 上升沿 上升沿 0 上升沿 上升沿 | 1 0 保持 0 1 | 0 1 保持 1 0 |
如果结果不匹配，请 联系老师 获取答案
更多“用VHDL语言描述带同步置位／复位端的D触发器（如图3－5所…”相关的问题
(1)画出系统的ASM图。
(2)画出系统的状态转换图。
(3)用Verilog HDL语言描述其工作过程。
提示：数字锁系统的示意图如图题11.4.1所示，由于开锁过程比较简单，所以没有划分控制单元和处理单元。L0、L1、L2用于从到高位设置密码，另外三个输入端Re，En，Ki中，Re是复位端，当Re=
1时，系统复位进入初始状态;En是控制井关，Ki是数据输入端，当按一下En键使En=1时，从Ki端输入一个数码，再按一下En键，再送一个数码，直到将三个数码送完为止。每输入一个数据都要同原设定的密码比较，依次从低位到高位进行。若相等则准备接收下一位数码，若不相等，系统应进入错误状态。输入数码的位数也是开锁的条件。当输入数码的位数和位值与相应密码都相等时，系统发出开锁信号Un=1，锁被打开，否则Er=1表示开锁过程错误。为保密起见，中间错误状态不显示，并且不能返回初态，直到三个数码全部送完为止。
8:3线优先编码器真值表如下表所示,其中l0~I7为数据输入端(优先级I7为最高),ST为使能输入端,Y0~Y2为数据输出端,YE、YS为输出扩展端.用VHDL语言设计之.
A.转弯半径越大，轨迹运动越圆滑
B.转弯半径Z=0与fine作用相同，都可以准确到达目标点
C.在置位和复位指令前，转弯半径必须设置为fine
D.在轨迹运动的最后一条指令中转弯半径必须设置为fine
A.原理图式设计方法
B.VHDL语言描述设计方法
C.Verilog语言描述设计方法
D.在非嵌入式开发中，利用纯C语言设计描述
