逻辑功能,并分别用基本逻辑门电路、四选一MUX数据选择器(如图10.91(b))和3-8译码器(如图10.91(c))实现此逻辑电路.
写出图P5.20(a)电路中触发器次态Q'与现态Q和A、B之间关系的逻辑函数式,并画出在图P5.20(b)给定的输入电压波形下触发器输出的电压波形。设触发器的初始状态为Q=0。
电路和时钟波形如图5.32所示.
1)写出DSR、Z的函数表达式,作出Q0、Q1、Q2的完全状态图.
2)分别画出Q0、Q1、Q2及Z的时序图.
A.该电路实现全加器的逻辑功能,Y1为和的输出,Y2为进位输出
B.该电路实现一致性判别的逻辑功能,Y1是判别为一致时的输出,Y2为不一致的输出
C.该电路实现奇偶校验的逻辑功能,Y1为奇数输出,Y2为偶数输出
D.该电路实现全减器的逻辑功能,Y1为差的输出,Y2为借位输出