首页 > 财会类考试

题目内容（请给出正确答案）

[主观题]

图5.28(a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平

图5.28（a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平

有效,使能端处于有效状态.

(1)74160构成多少进制计数器.

(2)假定74160初始状态Q₃Q₂Q₁Q₀=0000,试对应图5.28(b)的CP脉冲图画出Q₃、Q₂、Q₁、Q₀和Y的输出波形.

图5.28（a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,7413

查看答案

如果结果不匹配，请联系老师获取答案

您可能会需要：

重置密码查看订单联系客服

安装优题宝APP，拍照搜题省时又省心！

更多“图5.28(a)所示电路为同步十进制加法计数器74160和3…”相关的问题

第1题

分析图3.17（a)所示的同步时序电路,作出状态转移表和状态图,说明它是摩尔型电路还是米里型电路

分析图3.17(a)所示的同步时序电路,作出状态转移表和状态图,说明它是摩尔型电路还是米里型电路.当X=1和X=0时,电路分别完成什么功能？

点击查看答案

第2题

分析图题6.2.5所示同步时序电路，写出各触发器的激励方程、电路的状态方程组和输出方程，画出状态

表和状态图。

点击查看答案

第3题

十进制加法系统如图6.13所示,请设计一个MUX型控制器,规定使用D触发器.

点击查看答案

第4题

试分析图5.2中所示同步时序电路.要求写出分析过程,西出状态转换图,说明电路的逻辑功能,并指出

所用编码的特点.

点击查看答案

第5题

十进制加法系统参见图6.13所示,请设计一个计数器型控制器,规定采用D触发器.

点击查看答案

第6题

(1)如图10.93(a)和10.93(b)所示的十进制加法计数器CT74160和4位二进制加法计数器CT74161构成的

（1)如图10.93（a)和10.93（b)所示的十进制加法计数器CT74160和4位二进制加法计数器CT74161构成的

可控计数器,当控制信号C,A等于1和控制信号C,A等于0时,分别实现几进制计数器.

(2)用74161实现91进制计数器.

点击查看答案

第7题

试分析图9.4所示波形发生器的工作原理,画出输出电压的波形图.CT74290为异步二-五-十进制计数器

,5G7520为十位D/A转换器.设计数器的初始状态为0.

点击查看答案

第8题

分析图P5.3所示电路的逻辑功能（触发器为TTL触发器).

分析图P5.3所示电路的逻辑功能(触发器为TTL触发器).

点击查看答案

第9题

JK触发器组成图3.3（a)所示电路.试分析电路的逻辑功能.已知电路CLK和A的输入波形如图3.3（b)所示

JK触发器组成图3.3(a)所示电路.试分析电路的逻辑功能.已知电路CLK和A的输入波形如图3.3(b)所示.设Q输出初态为0,画出Q的波形.

点击查看答案

第10题

图2.5.5所示为简单的调光电路，试分析电路的工作原理，说明R_p、D、S的作用。

点击查看答案

第11题

利用图10-19所示的模拟低通滤波器为原型,设计一个如图10-20所示的二阶SCF电路.给定电路参数为

,时钟频率

100kHz.

(1)求三组电容比值(2)试选,求值.

点击查看答案

版权所有 ©2024

违法和不良信息举报电话：400-118-7898

举报/反馈/投诉邮箱：deng＃ujigu.com（请将＃替换成@）