首页 > 计算机类考试
题目内容 (请给出正确答案)
[主观题]

某计算机的主存地址空间中,从地址0000H~3FFFH为ROM存储区域,从地址 4000H~7FFFH为RAM的存储

某计算机的主存地址空间中,从地址0000H~3FFFH为ROM存储区域,从地址

某计算机的主存地址空间中,从地址0000H~3FFFH为ROM存储区域,从地址 4000H~7FFF4000H~7FFFH为RAM的存储区域。RAM的控制信号为CS和WE,CPU的地址线为A15~A0,数据线为8位的D7~D0线,控制信号有读写控制R/W和访存请求MREQ,要求: (1)画出地址译码方案。 (2)如果ROM和RAM存储器芯片都采用8 K×1位的芯片,试画出存储器与CPU的连接图。 (3)如果ROM存储器芯片采用8K×8位的芯片,RAM存储器芯片采用4K×8位的芯片, 试画出存储器与CPU的连接图。 (4)如果ROM存储器芯片采用16K×8位的芯片,RAM存储器芯片采用8K×8位的芯片,试画出存储器与CPU的连接图。

查看答案
答案
收藏
如果结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能还需要:
您的账号:
发送账号密码至手机
发送
安装优题宝APP,拍照搜题省时又省心!
更多“某计算机的主存地址空间中,从地址0000H~3FFFH为RO…”相关的问题
第1题
某计算机主存地址空间大小为1GB,按字节编址。cache可存放64KB数据,主存块大小为128字节,采用直接映射和直写(write-through)方式。请回答下列问题:(1)主存地址如何划分?要求说明每个字段的含义、位数和在主存地址中的位置。(2)cache的总容量为多少位?

点击查看答案
第2题
某计算机的主存地址空间大小为256MB,按字节编址。指令cache和数据cache分离,均有8个cache行,主
存与cache交换的块大小为64B,数据cache采用直接映射方式。现有两个功能相同的程序A和B,其伪代码如图6.4所示。

点击查看答案
第3题
不同寻址方式中,操作数在存储器地址空间中的分配(程序存储器、数据存储器)?
点击查看答案
第4题
一个组织被分配了一个IPv6地址块2001: db8: 0: ca00: : /56。 可以在不使用接口ID空间中的位的情况下创建多少个子网?()

A.4096

B.256

C.512

D.1024

点击查看答案
第5题
某台Windows Server 2008系统的计算机设置为自动获得IP地址,管理员通过()命令可以查看从DHCP服务

某台Windows Server 2008系统的计算机设置为自动获得IP地址,管理员通过()命令可以查看从DHCP服务器获得的IP地址信息。

A.ipconfig

B.ipaddress

C.ping

D.Dhcp

点击查看答案
第6题
某页式存储管理系统中,地址寄存器长度为24位,其中页号占14位,则主存的分块大小是______字节。A.21

某页式存储管理系统中,地址寄存器长度为24位,其中页号占14位,则主存的分块大小是______字节。

A.210

B.10

C.214

D.224

点击查看答案
第7题
已知某分页系统,主存容量为64K,页面大小为1 K,对一个4页大的作业,其0,1,2,3页分别被分配到主存的
2,4,6,7块中。 (1)将十进制的逻辑地址3500,4500转换成物理地址。 (2)以十进制逻辑地址3500为例画出地址变换过程图。

点击查看答案
第8题
某机主存容量为64K×16位,并且指令字长、机器字长和存储字长相等,采用单字长一地址指令,共有60条。
试设计四种寻址方式的指令格式,并说明每一种寻址方式的寻址范围及有效地址计算方法。

点击查看答案
第9题
某计算机的缓存——主存系统,采用直接映射方式,缓存共有128块,块的大小为4个存储字。CPU访问主存,以字为单位进行,缓存和主存的数据交换,以块为单位进行。假设最初缓存都是空的,现有一个包含200个元素的数组,每个元素占一个存储字。试求,访问一遍数组时的命中率以及访问数组5遍时的命中率。

点击查看答案
第10题
按照IPv6地址表示的规则,以下给出的IPv6地址的表示方法正确的是()。

A.IPv6地址1A20:120B:002B:0000:0000:0000:C001:0010可以表示为:1A20:120B:002B:0:0:0:COO1:0010

B.IPv6地址1A20:120B:002B:0000:0000:0000:C001:0010可以表示为:1A20:120B:2B::C001:10

C.IPv6地址1A20:120B:002B:0000:0000:0000:C001:0010可以表示为:1A2:120B:2B::C1:10

D.IPv6地址1A20:120B:002B:0000:0000:0000:C001:0010可以表示为:1A2:12B:2B::C1:1

点击查看答案
第11题
已知单总线计算机结构如图9.7所示,其中M为主存,XR为变址寄存器,EAR为有效地址寄存器,LATCH为暂存
器。假设指令地址已存于PC中,画出ADD X,D指令周期信息流程图,并列出相应的控制信号序列。

说明: (1)ADD X,D指令字中x为变址寄存器XR,D为形式地址。 (2)寄存器的输入和输出均受控制信号控制,如PCi表示PC的输入控制信号,又如MDRo表示MDR的输出控制信号。 (3)凡是需要经过总线实现寄存器之间的传送,需在流程图中注明,如PC→Bus→MAR,相应的控制信号为PCo和MARi。

点击查看答案
退出 登录/注册
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改