如果结果不匹配，请 
更多“某逻辑电路输入为A、B输出为F，波形如下图，可以判定它是一只…”相关的问题
第1题
电路的输入A、B、C和输出X、Y的波形如图10.91(a)所示,列出真值表,写出表达式,化简为最简式,分析其
电路的输入A、B、C和输出X、Y的波形如图10.91（a)所示,列出真值表,写出表达式,化简为最简式,分析其
点击查看答案
逻辑功能,并分别用基本逻辑门电路、四选一MUX数据选择器(如图10.91(b))和3-8译码器(如图10.91(c))实现此逻辑电路.
第2题
组合逻辑电路及输入波形(A，B)如图题4.1.2所示，试写出输出端的逻辑表达式并画出输出波形。
组合逻辑电路及输入波形（A，B)如图题4.1.2所示，试写出输出端的逻辑表达式并画出输出波形。
点击查看答案
第3题
设计一个多功能组合逻辑电路,M1、M0为多功能选择输入信号,a、b为逻辑变量,F为电路的输出
,当M1M0取不同值时,电路具有不同的逻辑功能如表3.9所示.试用八选一数据选择器和最少的与非门实现,规定M1、M0及a分别接选择器的A2A1A0如图3.8所示.
点击查看答案
第5题
设某数字传输系统采用连贯式插入法实现顿同步.插入的帧标记为7位巴克码。 (I)试画出帧同步码识别器原理框图; (2)若输入二进制序列为0101110011100100.试画出顿同步码识别器的输出波形设判决门限电平为4.5,且设备移位寄存器初始状态均为零 (3)若码元错误概率为P2,识别器判决门限电平为4.5,试求该识别器的假同步概率。
设某数字传输系统采用连贯式插入法实现顿同步.插入的帧标记为7位巴克码。 （I)试画出帧同步码识别器原理框图; （2)若输入二进制序列为0101110011100100.试画出顿同步码识别器的输出波形设判决门限电平为4.5,且设备移位寄存器初始状态均为零 （3)若码元错误概率为P2,识别器判决门限电平为4.5,试求该识别器的假同步概率。
点击查看答案
第9题
画出图P5.6(a)中脉冲触发SR触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入S、R的电压波形如
画出图P5.6（a)中脉冲触发SR触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入S、R的电压波形如
点击查看答案
图P5.6(b)所示。设触发器的初始状态为Q=0。
第10题
画出图P5.10（a)中边沿触发D触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入端D的电压波形如
画出图P5.10(a)中边沿触发D触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入端D的电压波形如图P5.10(b)所示。设触发器的初始状态为Q=0。
第11题
JK触发器组成图3.3（a)所示电路.试分析电路的逻辑功能.已知电路CLK和A的输入波形如图3.3（b)所示
JK触发器组成图3.3(a)所示电路.试分析电路的逻辑功能.已知电路CLK和A的输入波形如图3.3(b)所示.设Q输出初态为0,画出Q的波形.
